 |
 |
stonedfox
No.: 001660 
级别: 一般会员
发帖: 314
精华: 2
威望: 42 点
金币: 5212 枚
来自: TIANJIN
在线状态:
离线
注册时间: 2003-01-04
最后登陆: 2008-08-29
| |
 | |
 |
|
#9楼说:
不好意思，我说两句。电容测试的上下限以具体状况而定。
1.器件的一般特性是变动的，如100Ω电阻的测试范围（90，110），甚至更大，应以器件特性为准。
2.PCB一般具有线电容，线电阻等，虽然很小，但对小电阻，小电容影响就大啦。
3.要考虑线路设计，比如器件并联，串联，这时问题就比较多，视测试值的变动为基准设定上下限。
4.判断危险最好的方法是做实验（DOE),区别良与不良，拿数据来证明。
没时间做实验只好用一般的经验啦
器件类型 +L -L
R 30 30
R//Z 30 30 注意这个规定较宽松，考虑了假性不
R.HS 30 30 良，线电容电阻等因素
C(<100PF) 50 50
C(>100PF) 30 30
C//R 30 30
C.DC 30 30
L 30 30
L//R 30 30
D 20 20
J 10 10
FUNC 20 20
PNP 30 30
NPN 30 30
|
※ 本文为 stonedfox 个人意见，不代表SMTHome.Net立场 ※
|
|
SMT之家论坛 -> 表面贴装测试 -> 電解電容的測試原理
