[求助]大家帮忙看见，0.4脚间距的QFP为什么总是有只脚不爬锡 [复制链接]

cm86:[图片] (2013-07-18 08:31) 

发个没印锡膏的图片看看

图片太模糊
设计方面考虑一下，细间距元件PAD最好不要侧面走线。

板子可能的变化带来的后果必然是再次优化温度曲线...一般用合金熔点附近的温区调整润湿速度...那只脚大概处于浮高状态吧...，呵呵。

图片:SAM_5592.JPG

未刷锡膏的板子

看不清楚～～～

  不爬锡是不是都在一个位置？？

能拍出来的最好效果了，资源有限，
主要的那个连在一起的焊盘可以看到啊

如果錫膏印刷正常.零件pin腳亦無高翹.拉長profile中的soaking time及TAL(time above liquid)會有幫助.

因PCB pad同線路,面積亦增加,較長的soaking time及TAL有助於熱補償.

忘記問一個問題:
PCB轉90度過reflow,問題點是否依然發生?

paday:忘記問一個問題:
PCB轉90度過reflow,問題點是否依然發生? (2013-07-18 15:56) 

基本上是都是最外边的一个脚，PCB板上本身就有转180的角度，过炉也转过90试过，效果一样
炉子的速度更改过，效果一样，也拿到别的公司过炉子试了，
哪怕是变的更差，都没出现，没有焊盘连在一起的另外2边，一点问题都没有

panda-liu:板子可能的变化带来的后果必然是再次优化温度曲线...一般用合金熔点附近的温区调整润湿速度...那只脚大概处于浮高状态吧...，呵呵。
 (2013-07-18 13:15) 

浮高到没有，只是那只脚下面锡很少或者就没有锡，看上去好像都跑到里面的焊盘上了

我们也有这些问题，在试用日本产的锡膏，晶体管 IC也是上锡不好！我们都把晶体管钢网开口变大，还是有这样的问题，最后还是要求锡膏厂商在锡膏上做改善。

格式化、自己:我们也有这些问题，在试用日本产的锡膏，晶体管 IC也是上锡不好！我们都把晶体管钢网开口变大，还是有这样的问题，最后还是要求锡膏厂商在锡膏上做改善。 (2013-07-21 15:24) 

你们的OK了没啊，我们的板，客户说下一批改板，期待中

你这个板子怎么看着这么别扭啊。

焊盘设计有问题吧。一般都不会那么引脚共用一个焊盘呀。这样会抢锡的。