[讨论]双层QFN芯片焊接问题讨论 [复制链接]

图片:图片2.png

图片:图片1.png

图片:3.png

如图，这种双层QFN芯片，最早钢网厚度0.12，内层开孔尺寸0.21*0.45椭圆孔。经常出现下锡不良的情况。
后来钢网厚度改为0.1，内层开孔尺寸0.2*0.5椭圆孔。下锡问题解决。这中间有大概一年的时间，生产和测试都没有反馈什么问题。也可能是批量不大，个别问题都自行处理，没有上报。
但是从去年年底开始，测试那里开始陆续反馈这个芯片的焊接问题，X-ray测试发现基本都是内层焊盘之间有短路。如下图：

图片:4.png

从旁边的那些焊盘看，应该是印刷有拉尖的因素。问题是这种不良比例非常不稳定，有时候几个订单（每个订单几十块），也不出现一个。有时候一个订单30块就能有3~4块。而且目前这种芯片印刷后都是全测SPI，印刷管控的已经很严格了。还是反复不定。
另外还有个比较奇怪的情况，这种芯片目前有两个产品在批量使用。其中一个就很稳定，一二百块里边也就1块2块不良。
比较稳定的产品的开孔方式如下：

图片:5.png

这种开孔方式(内层0.21*0.4）也是后期改良的，用了一年多都是很稳定。
另一个不稳定产品的开孔方式如下（进一步缩减了内层开孔尺寸，0.2*0.4）：

图片:6.png

最近又试验了一次0.2*0.3开孔的钢网，印刷调试后一直下锡不良，方案失败。
现在我们在排查是不是不同的板卡供应商的制板差异导致。朋友们还有没有其它的建议。欢迎一起讨论一下。

个别不良，印刷不良拉尖不严重SPI未测到，或者测到人员复判PASS，料件或PCB焊盘上有无异物，PCB和料件原材不良，贴装偏移后炉前人员有无手动拨过，需要逐一排查

我们目前遇到的问题是加焊就OK，不良率0.2%左右；头痛

连锡位置焊盘间有阻焊吗

建议pcb做金板试试

攒金币，下载看看.

目前我已经碰到很多客户在生产双排QFN时，不良率特别高。我分析主要原因有以下两点：1，锡膏的活性不够好。侧边很难爬锡。2，网板的引脚、EPAD开孔比例问题。碰到此问题的朋友可以加我Q1418790645，协助你解决！

1.建议QFN的位置做OSP处理，你这种镀锡板，PCB板本身的就有锡，加上锡浆的锡就很容易短路。我们做过很多双层的QFN，金板按正常的开孔都没发现过不良。
2.针对现在这类的板建议把此位置的钢网厚度降到0.08mm，宽度开0.18mm,长度开0.4mm.

如果还下锡不良，钢网建议采用Nano 来制作。

huangzhaolin

统一回复一下：
  SPI检测结果，我们有工艺人员抽检查看，目前没有发现拉尖特别严重的情况。
炉前手调确实存在，但是只针对前几块板卡，但是不良板卡并不集中在前几块里边（板卡有条码可追溯）。
阻焊方面目前发现的有两家供应商做的不太一样。一家阻焊开窗很精准，基本和焊盘一致。
另一家稍有偏差，基本都偏在焊盘一侧，和焊盘之间有0.07左右的间隙。
初步怀疑阻焊差的应该有问题，0.07的间隙会导致焊盘之间的阻焊宽度降低，只有0.22左右（另一个家的在0.27左右）。
这个问题也是刚关注到，只能等生产时进行跟踪验证。但是目前已经发现阻焊做的好的反而有短路的情况。

我们也是做双排QFN的 你的钢网厚度改成0.08mm应该会好很多  你们用什么锡膏呢？

开孔无问题，钢网厚度0.1mm

1. 锡膏与PCB 喷锡成份的兼容性问题？从钢网开孔数据看（T=0.1)，应该是符合实际生产需求的；
2. 有没有试着从炉温上作下优化？我曾经有遇到过客户，更换走另1台回流焊炉啥问题都没有
  3. 建议后期PCB PAD镀金；

jon_huang:1.建议QFN的位置做OSP处理，你这种镀锡板，PCB板本身的就有锡，加上锡浆的锡就很容易短路。我们做过很多双层的QFN，金板按正常的开孔都没发现过不良。
2.针对现在这类的板建议把此位置的钢网厚度降到0.08mm，宽度开0.18mm,长度开0.4mm. (2017-12-16 15:16) 

一是推动设计改金板比较困难，二是批量加工的两个产品，都是喷锡板，一个好一个不好。也不能都归结到喷锡板上。