走向未来的EDA技术(上)

编辑:若解多情 2003-05-28 09:47 阅读:4272
分享到:
随着片上系统时代的来临,有三大障碍困扰着芯片设计者。第一个是设计时缺少统一的语言同时对硬件器件和软件部分进行描述。第二,随着单一芯片上逻辑门数量超过百万门,设计验证工作很快变得比设计任务本身还要艰巨。最后,不仅门数量,芯片频率也在迅速攀升,为了满足信号定时方面的要求设计往往要多次反复。就象电子设计自动化(EDA)界的通常情况一样,一些启动资金不多、人数不多但有新思想的新公司,正在努力攻克这些问题。 [ 转自SMT之家论坛 http://bbs.smthome.net ] g8l5.Mpx  
J(e7{aRJ9  
  未来的语言--SUPERLOG Xu6K%]i^  
  片上系统由硬件电路和运行其上的软件构成。此类器件可能包括一个运行MODEM软件的嵌入式处理器内核。通常,芯片的功能先被确定(明确地写在纸上),然后硬件部分分配给电路设计人员,软件部分则交给程序员,在稍后的时候才会将二者结合起来。 3;l"=#5  
  芯片电路部分由逻辑门和晶体管构成,一般用硬件设计语言--Verilog或VHDL进行描述,而软件部分经常用编程语言C或C++描述。由于使用不同的语言进行描述,因此无法很好协调IC芯片和软件的描述、模拟和调试。 ,9\Snn  
  业界的很多人相信,应该有一种新的设计语言以更好地统一硬件和软件的整个设计过程,从开始设计功能参数的提出直至最终的验证。加利福尼亚SanJose的Co-DesignAutomation公司开发的就是这样一种新语言。 [ 转自SMT之家论坛 http://bbs.smthome.net ] aMJ;bQD  
  在成立这样一个雄心勃勃的企业之前,创始人之一,公司的首席执行官SimonDavidmann和PeterFlake就认为不应利用扩展现有语言(如C、C++、Java和Verilog)的方法来满足片上系统设计要求。 Xa,\EEmQ  
  Davidmann主张,一个理想的设计语言必须满足以下三个要求。首先必须使设计过程一体化;其次要有效率;而且必须从现存的方法学中深化出来。现存的方案都不能满足要求。所以Davidmann和Flake着手开发新的协同设计语言,Superlog。 p411 `]Zf  
  很自然的开始点就是结合Verilog和C的一些特点,因为从算法的角度,Verilog的很大部分是建立在C语言上的。然后他们又吸收了VHDL和Java的部分概念。Superlog对硬件部分的描述大部分得益于Verilog和VHDL语言,如时序电路、组合电路和多值逻辑的描述。另一方面,以继承了C和Java语言的动态处理以及其它软件结构。很多目前通常只能利用语言在纸上进行描述的功能,如接口、协议和状态机,新的语言都可描述。为保证对过去硬件描述文件和编程语言的兼容,Superlog可以直接导入和使用Verilog和C语言写的模块。当然很重要的是新语言不应受专利权的限制,也就是说应是开放的。公司正同相关的标准组织合作以促成这一点。 OH6n^WKY  
  不容忽视的是需要有基于新语言的一套设计工具。最近Co-Design公司确定了一些公司,包括MagmaDesignAutomation、Sente和Viewlogic,合作开发基于Superlog的开发工具。Co-Design公司将开发设计流程的前端产品。 "Pj}E=!k  
[ 转自SMT之家论坛 http://bbs.smthome.net ] R ]P;sk5  
  竞争者 r~>,$[|n})  
  并不是所有人都认为需要一个新语言。SystemC语言就是保留了C/C++的优点,并扩展了硬件处理能力的另一个可选择软硬件设计协调语言。象Synopsys、Coware\LucentTech-nologies和德州仪器公司联合在OpenSystemC联盟的旗下,致力于推广他们的新一代设计平台。为以最快速度推广SystemC,这一联盟在他们的站点上推出了一个概念化平台供免费下载。其出发点之一就是要使这一平台成为事实上的标准。开发SystemC的基本原理是很简单的。 y@;%Uv&  
  需要有一个标准语言,以便半导体供应商、IP供应商和系统设计公司可以交换系统级IP和可执行部件的技术说明,EDA界可以开发互操作性的工具。 )yj:PY]  
  SystemC的支持者认为可能的标准必须基于C++,因为可以在不偏离语言标准的情况下增加所需要的处理能力。大多数软件开发人员使用C++,很多系统开发人员也已经用C++语言来进行系统行为级的描述。但直到现在还不能直接利用C++进行硬件描述。 Uc&iZFid2K  
  为解决这一问题,SystemC的开发者定义了新的C++类库和模拟内核,从而使C++具有硬件描述的能力。这些新的类实现了新的功能,如位矢量(0和1的串)和其它功能,提供了有符号和无符号数类、信号类以其它硬件模型所需要的类及概念。 [ 转自SMT之家论坛 http://bbs.smthome.net ] l r~gG3   
  当然还有很多不完善的地方,如还不能从SystemC描述进行门级网络表综合。但根据Synopsys总经理Kunkel的说法,随着用户对这一语言的接受,综合工具的出现只是早晚的事。 6ep>hS4A&  
  到底是SystemC还是Superlog胜出还无法知道。但最不希望出现的情况是Verilog和VHDL那样的结果--两者不分胜负,EDA供应商则必须重复地同时支持两种语言。
分享到:

最新评论