切换到宽版
  • 1332阅读
  • 0回复

[制造工艺]糟糕!丝印放到表层走线上面啦 [复制链接]

上一主题 下一主题
离线一博科技
在线等级:2
在线时长:67小时
升级剩余时间:23小时在线等级:2
在线时长:67小时
升级剩余时间:23小时
级别:一般会员
 

金币
594
威望
2
贡献
0
好评
0
注册
2015-05-25
只看楼主 倒序阅读 使用道具 楼主  发表于: 2019-08-22

一博科技自媒体高速先生原创文 | 黄刚


信号的速率越来越高,任何一个PCB设计的细节我们都可以让我们纠结半天。从大小波浪到45度圆弧,从0度走线到11度走线,从背钻到盲埋孔,再从表面处理方法到……丝印


上一篇文章高速先生分享了绿油的影响,结果收到了粉丝们的热烈反响。那肯定是要趁热打铁,继续说一个大家也会很关注的point。前面说了,现在速率越来越高之后,大家对信号质量也越来越敏感了,导致我们PCB工程师走一根线都战战兢兢的了,毕竟这一根线已经不仅仅是连通的作用了。


另外由于表层走线的特殊性,的确又会有很多内层不用去考虑的东西,例如丝印。现在走线越来越密,想把丝印完全不放在表层走线上几乎是不可能的了。



上篇文章说过绿油加在表层的走线之后,就会对本来是裸铜的走线增加非常多的损耗。我们也给出了绿油的常规电气参数,DF值是比普通FR4材料还大的。那么躲开了(或者说是考虑了)绿油的影响之后,又要面临丝印的困扰,又是硬件工程师和PCB工程师面临的一个坎了。

一方面是我们有些客户觉得丝印压在表层线上会带来不小的影响,呃,当然高速先生也不知道他们哪里来的依(zi)据(xin),另外一方面是我们的PCB工程师已经不能再把丝印从走线上移走。当两者的矛盾已经到了一个不能通过“正常沟通”的情况下,我们高速先生就必须站出来解决这个问题。作为一个公正的裁判,我们也会拿出最有利的证据来化解这个矛盾。




光说肯定是不行了,仿真结果又不足以证明,那又只能回到我们的老路上了,那就是测试板进行验证。还是上篇文章那句话,说做就做,唰一声就做出来了。



我们来对比两根同样长度的走线,一根是没丝印的,另外一根做得比较极端,几个大大的丝印压到走线上面。大家可能会问,为什么不把走线全部压满了,留几截不压是什么鬼?别急嘛,下文会告诉你们答案。

不知道为什么习惯卖下关子。我们先大概猜测一下会有什么影响。上篇文章说的绿油是一种很高损耗的材料,可以看作是在走线上面铺的一种介质,它就作用在了走线上面,影响了走线的损耗。那么会不会丝印也是一样呢,它和绿油混合之后会不会带来更大的影响?


好啦,我们来看看测试结果吧。从损耗上面看,有丝印覆盖的情况下损耗的确会比没有丝印时要大,至于大的比例,越往高频比例差会越大,大概会在5%以内,


明显加上丝印后影响是存在的,至少损耗是影响了。那么阻抗呢?阻抗会有什么影响呢?从结果上来看,有丝印的阻抗也会整体低于没有丝印的情况,大概会差别1-2欧姆的水平


另外为什么高速先生要圈出几个蓝色的点呢?为什么有丝印的走线上会有几个明显的高点。是的,这和我们上文的大丝印不全部压满走线是对应的,我们的本意就是想留出一小段不压丝印来在同一根线上做对比,看看在同一根线上是否会有几个不一样阻抗的点。因为全部压满的话,两根线的区别也可能是由于加工影响造成,但是同一根线上的区别肯定就能很明显的看到丝印和没丝印真正的影响了。
分享到