[求助]0.4pitch的QFN的芯片焊接后引脚没上焊锡 [复制链接]

说下情况，用的芯片是ADI的ADRF5027和ADRF5721，芯片的引脚是向内缩
PCB板子是4层板，0.8mm厚，做了树脂塞孔
芯片引脚焊盘是0.5x0.25的
钢网是0.1的
从焊接厂焊回来4张，12个芯片里面有8个芯片出现引脚上没有上上焊锡的情况
新人第一次发帖，希望坛里大佬指导一下
ADRF5027走线图

ADRF5027开窗图

PCB焊盘

描述:pcb

图片:QQ截图20191217175118.jpg

取下来的芯片

描述:xin'p

图片:QQ截图20191217175040.jpg

中间锡太多了啊

做0.4 pitch qfn,在焊盘设计最容易出问题
为啥,为了害怕短路,想当然的把焊盘设计的偏小,然后焊盘间距偏大,然后这样短路确实少
没错,短路确实少多了但是元件轻微立碑就多起来,就是你这种,少数元件焊盘在焊接过程中无法接触到锡膏.....为啥,引脚焊盘太小,四周焊盘的锡也就有可能把元件顶起来,不要老想着中间焊盘

并不是所有时候都是中间焊盘锡太多,把元件顶起来,要是你中间焊盘钢网开口已经是多窗口了,这个时候还要再改进,就只能去加大四周引脚焊盘,

钢网只能0.1mm.

要是你的pcb是hasl,那就节哀

laserjiang:做0.4 pitch qfn,在焊盘设计最容易出问题
为啥,为了害怕短路,想当然的把焊盘设计的偏小,然后焊盘间距偏大,然后这样短路确实少
没错,短路确实少多了但是元件轻微立碑就多起来,就是你这种,少数元件焊盘在焊接过程中无法接触到锡膏.....为啥,引脚焊盘太小,四周焊盘的锡也就有可能把元 .. (2019-12-18 09:52) 

中间焊盘的钢网是全开的，锡膏确实多了

换加工厂

中间接地锡量太多，导致QFN浮高，导致某个引脚悬空，引起空焊，给你发一个最佳方案，关于接地

综合楼主的问题点接地焊盘开法改善：

1：接地面积按照面积的80%进行条形开口，条形：3条，条宽：0.3mm

2：钢网厚度：T:0.1MM

wohucanglong:综合楼主的问题点接地焊盘开法改善：
1：接地面积按照面积的80%进行条形开口，条形：3条，条宽：0.3mm
2：钢网厚度：T:0.1MM (2019-12-19 09:05) 

还想问下qfn引脚的阻焊开多少好，因为现在我开的是0.05mm并且地是全包围地引脚，导致接地引脚的焊盘比连线引脚的焊盘大

lukelu233:还想问下qfn引脚的阻焊开多少好，因为现在我开的是0.05mm并且地是全包围地引脚，导致接地引脚的焊盘比连线引脚的焊盘大 (2019-12-19 09:31) 

多少Pitch的

wohucanglong:
多少Pitch的

0.4pitch 显微镜下观察明显，地引脚焊盘比走线引脚大

图片:QQ截图20191219141351.jpg

wohucanglong:综合楼主的问题点接地焊盘开法改善：
1：接地面积按照面积的80%进行条形开口，条形：3条，条宽：0.3mm
2：钢网厚度：T:0.1MM (2019-12-19 09:05) 

问下图上 棕色的是钢网上开的洞么？

顶一下吧，这个PCB设计还有待改进。好的设计配合好的工艺才能制造出完美的产品。

PCB 设计有问题，DFM没做好，下端的焊盘要分开，不是一个大焊盘