894阅读
2回复

[分享]PCB设计中包地就好好包，不要这么“抠门”好吗？ [复制链接]

上一主题下一主题查看指定楼层

┊

离线一博科技

级别：一般会员

金币: 627

威望: 2

贡献: 0

好评: 0

注册: 2015-05-25

只看楼主倒序阅读使用道具楼主发表于: 2021-05-19

作者：一博科技高速先生自媒体成员黄刚
正所谓包地包得好，阻抗和串扰控制没烦恼，包地包不好，debug时就真的很困扰！下面来大家介绍一个与“抠门”有关的包地设计误区。

关于包地，高速先生之前也写过很多关于它的文章，例如包地的间隔，包地的打孔，包地的参考这些方面的误区。当你们以为包地的问题我们已经讲完的时候，我们又有新的idea了。这次终于和我们的客户debug案例无关了哈，纯粹是高速先生自己测试板研究的东西。

高速先生在某一次去计算包地阻抗的时候，看到了阻抗计算的模型，突然有一个很有意思的问题涌现出来，那就是这个模型规定了信号的线宽，信号到下面参考平面的厚度，信号到旁边同层包地距离，这样就算出了阻抗值，那么同层包地的地平面宽度对信号的阻抗会有影响吗？于是高速先生就想要不要做一块测试板出来测试验证下。

光是想想可不是高速先生的风格，终于找一个空闲的时候，高速先生就把这块测试板设计并生产出来了。

我们就根据这个阻抗计算模型的结构做了一模一样的待测线，去用不同的包地平面宽度来设计这个包地的结构，分别是非常抠门的5mil包地，10mil包地，20mil包地和相对比较豪气的50mil包地4种情况，如下所示：

板子回来之后，高速先生就马上对这个结构进行了测试，结果果然没有那么美好，这个在一般的阻抗计算工具不能量化的变量实际上对信号的阻抗和损耗都有着非常大的影响，我们先看看阻抗的情况对比情况。

从阻抗的结果可以看到，只有很抠门的5mil包地阻抗的偏高，只有达到了20mil以上，阻抗才能维持到一个正常的水平，并和阻抗计算的结果是吻合的。

实际这个结果高速先生是有心理准备的，因为从电磁场的理论来分析，信号线在一定范围内是需要有比较紧密的参考面作为电磁场的回流，如果这个参考面范围不够，就不能承载住所有电磁场的能量，那么信号就需要去找更远的参考面进行参考。从这个测试的case来看，可以简单理解为同层的包地平面宽度不够的时候，不能让信号完全的参考，于是更多部分的电磁场找到下面的完整地平面作为参考，于是参考平面远了，阻抗自然就提高了。

我们通过阻抗还能看到这么一个问题，5mil包地平面宽度的情况下阻抗波动也很厉害，这可能是由于加工时5mil平面蚀刻不均匀造成的，这样的阻抗波动还会带来插入损耗的谐振，我们从损耗的对比结果也能看到这一点。我们明显能看到包地宽度不够的时候出现不同程序的谐振点。

最后总结一下，其实这个case是实际产品中并不少见，尤其是一些PCB板很密集的情况下，设计工程师需要对同一组比较重要的信号进行包地。由于空间的限制，他们为了给信号或者其他器件腾出空间，可能会比较抠门的压缩包地平面的宽度，这样的包地就需要注意了，如果你们的包地宽度不够的话，反而会给信号带来负面的影响哦，可能还不如不包地了呢。

关键词： PCB设计包地阻抗 gap 谐振