[求助]双排QFN芯片虚假焊不良高，求高人指点 [复制链接]

图片:5fbfea81c63d802f7c04f440b76b32c.png

  供参考

forward456:[图片]  供参考 (2021-11-09 17:02) 

接地焊盘开口为什么要这么设计?

避开接地焊盘上的孔

内容来自[短消息]

forward456:
避开接地焊盘上的孔
内容来自[短消息]

避开焊盘上的孔，过炉后Groud PAD气泡怎样，有效果没？

方法一：1，双排QFN芯片接地焊盘网格或井字开孔，减少锡量
               2，炉温曲线走上限
方法二：1，开阶梯钢网.
              2，炉温曲线走上限

接地锡膏太多，浮高导致的虚焊

焊锡不平衡导致，平衡引脚与接地焊盘焊锡即可

dandingyidia:此芯片你们为什么要做阶梯钢网？中间上锡那么多，引脚不虚焊才怪的。下图是之前论坛里的朋友发的双排QFN开孔数据图，可以参考一下。另外一个是我们自己开钢网的参数，做过小批量的，良率100%。至于钢网，开孔01MM厚就可以了。
[图片]
[图片] (2021-11-01 13:47) 

大佬，讲的对.

支持,顶！

dandingyidia:此芯片你们为什么要做阶梯钢网？中间上锡那么多，引脚不虚焊才怪的。下图是之前论坛里的朋友发的双排QFN开孔数据图，可以参考一下。另外一个是我们自己开钢网的参数，做过小批量的，良率100%。至于钢网，开孔01MM厚就可以了。
[图片]
[图片] (2021-11-01 13:47) 

大佬正解 接地不需要那么多锡

首先看一下焊接后物料与PCB板之间有没有缝隙或是倾斜，这种假焊多为EPAD与周边功能脚的下锡不合理引起的，也就是要在下锡量中找到平衡点，可以通过X-ray来看一下功能脚的焊接锡量如何（是否受挤压，如果受挤压，就证明锡量是足够的，如果锡膏量和PAD一样宽，那么就是中间EPAD的下锡量少了）现在的PCB EPAD上有这么多盗锡的孔（但没办法计算孔里能盗多少锡，造成焊接面下降），现只能根据这个排查方向去确认你现在的下锡量是否合理；
方便的话提供一张x-ray的图；
别的大神给的开孔方式或是钢网厚度等只能是借鉴一下，因为焊盘设计可能不一样，别人的板说不定都没有钻孔；

楼上的大神真专业  学习了

中间的散热PAD开孔方式不合理，建议你开四宫格试一下，或者九宫格。回形双排QFN我们一直在做，四宫格的时候我们遇到过连锡的问题，后来对开孔面积进行过优化效果不明显，又开到了九宫格。你这种情况基本是中间的锡膏太多，给“顶”起来了导致的虚焊。