BGA抗脆性断裂的试验 [复制链接]

BGA抗脆性断裂的试验

——在回流焊后能够立即对单个结合点进行测试

作者：Bob Sykes, Dage Precision Industries 公司设计经理

焊球焊点的完整性一直以来都是一个问题，无铅焊接的导入使问题显得更加突出。研究显示在焊球与焊盘的接触处的无铅焊点更容易受到脆性断裂的影响。这些缺陷可能发生在焊点的整个生产周期中，从生产到测试到装配，并对最终产品产生影响。
随着无铅焊料合金的导入，脆性断裂失效显著增加。许多电子行业装配人员和OEM厂商认为必须提高对这个问题的关注程度。虽然转向无铅焊料已经引起对脆性断裂失效更多的关注，但这对于其他一些焊料合金和焊盘表面连接的可靠性只是一个例证。

冲击试验
目前使用的剪切和拉伸结合点的测试方法使脆性断裂失效模式问题显得很不常见。这不是因为脆性断裂不会发生在锡铅焊料中，而只是因为目前的测试体系不能提供一个稳定的力来证明这种失效模式。
在大多数试验中，焊球自身既发生剪切断裂又发生拉伸断裂（图1）。这就证明结合点的强度至少与所施加的试验力相当，但是不能说明焊球与焊盘之间实际的结合强度。虽然传统的测试技术在许多生产缺陷检查方面仍然占有一席之地，但是他们根本不适合测试脆性断裂失效模式（图2）。
众所周知焊料所受的力的强度随着变形率的增加而增加，对于成品发生高速的负载变化时也是这样的，比如当产品跌落时所受的力会增加。传统的结合点测试仅限于低速，例如每秒几毫米的速度。为了测试对脆性断裂的抗力，试验速度必须设得更高，一般有几米每秒的速度。高速实验经常用在冲击试验中，这时加在结合点上的负载在毫秒时间内突然增加。在冲击试验中，焊球更坚固并且把多数的负载传输到结合点处。更有说服力的是在冲击或高变形率的情况下出现的问题应该通过同样的方式被测试到，同时已经清楚地显示在高速试验条件下能引起更多的脆性断裂，并且提供一些能被用来证明产品可靠性的数据。

图1. 典型的焊料剪切变形。

图2. 典型的脆性断裂。

简单易行的实验
高变形率试验并不是什么新的测试手段，比如，跌落试验已经用了多年。尽管跌落试验仍然是一种有用并具有权威性的试验，但仅仅能被运用在装配成品，并且它要求大量的设备和夹具。业界公认类似传统的焊球剪切和拉伸的试验是必需的，它能更早地证明在生产过程中的脆性断裂连接处的完整性。为了这个目的，一个研究计划被延伸到包括主要BGA制造厂家在内的一个协会。此计划持续了18个月，在新的结合点测试体系和方法及结合点测试设备等方面达成了共识。

脆性断裂实验设备
新的试验体系要求新的结合点测试方法和新的结合点测试机器能够测试BGA焊球焊点对抗脆性断裂失效模式的性能。
利用高速测试结合点是一门新的科学，这种测试体系使测试范围和设备需求成为必要：剪切试验和拉伸试验，试验速度，峰值受力，聚集在结合点处的冲击能等等。这就让使用者能够在不同的条件下进行试验并且找到最适合的调整方法来。

高速试验系统
在做速度剪切试验时需要一个区域（加速距离），在接触到焊球以前工具在此区域内能够做加速度运动。为了达到这个要求，用于测试的样品必须提前准备好，除了图3中灰色的两行焊球外其他所有焊球要被清洁干净。
先首行焊球进行试验，然后样品旋转90度，第二行再进行试验。

图3. 高速试验系统。

剪切测试步骤
● 按照传统的方式摆放用于焊球实验的工具（图4）

图4. 剪切试验步骤。


● 开始试验
a. 完成工具装载
b. 将工具慢速达到预计的高度
● 然后样品必须从工具处移开以便有足够的加速距离
● 样品加速运动达到计划的试验速度，焊球接触到工具，保持一段距离的匀速运动（加速度距离），在冲击焊球之前和冲击过程中速度保持一致
● 样品减速，试验完成
高速拉伸试验与传统的拉伸试验相比要求不同的设备。因为夹取爪必须和焊球有接触，因此样品和夹爪之间有一个加速距离是不可能的。

拉伸试验步骤
● 在这个试验中，工具的放置和传统方法也是一样的（图5）

图5. 拉伸试验。


● 当开始试验时，夹爪下降并夹紧焊球
● 样品和夹爪将压缩弹簧继续下降达到一个能产生足够速度的距离
● 然后夹爪上升加速到试验速度，保持速度直到样品到达起始高度
● 到达起始高度后，样品运动受到夹具的限制突然停止，而夹爪还会按照试验速度继续向上
● 焊球就会以设备设定的试验速度从样品上被拉起

试验结果
肯定的是，我们还有很多东西去学习，这项新的技术要持续改进，推动这种方法易于被理解并且在试验体系和实验设备方面完善它。无论如何，最初的结果是鼓舞人心的，从搜集的数据可以知道：
● 相比较传统的速度更多的脆性断裂发生在高速试验条件下
● 在高速试验条件下无铅焊料比传统的含铅焊料显示出更多的脆性断裂缺陷
● 锡铅焊料在ENIG板上比在Cu焊盘或者NiAu上展现更多的脆性断裂缺陷
● 锡铅和锡铅银焊料在高速剪切和拉伸的试验条件下有相似的结果

结论
脆性断裂是一个影响众多厂商的问题。迄今为止，能够说明焊点的完整性一直是困难的，不可靠的和费时的。在一定范围的速度和负载条件下，使用新的试验体系，可以将单个的结合点的抗脆性断裂的性能在回流焊接之后立即测试出来，并提供精确的数据结果。

形成倒装芯片焊点的铜接线柱焊凸法

作者：飞兆半导体公司Consuelo Tangpuz和Elsie A. Cabahug

在倒装芯片应用中生长晶圆焊凸的工艺有好几种，如“电镀焊凸”、“锡球置放” 和 “丝印焊凸”等[1]。在倒装芯片贴装后，有些组装应用需要在引线框上涂敷焊锡来实现焊凸和引线框基片间的互连；有些则将芯片焊凸重新熔化，直接焊接在基片上。对于间距较小 （即小于150 μm）、具有数个尺寸为150μm的焊凸，倒装前的焊锡涂敷好坏对产品的良率和可靠性起着重要作用。因为，如果涂敷的焊锡体积不均匀，就经不起涂敷过程中为确保涂敷在引线框上焊锡的完整和体积一致性而引入的强制视像系统检查，从而降低产出率。这就是一些组装工艺正设法减少或取消这些限制的原因。另一方面，采用直接熔化焊凸的方法来形成焊点是一种速度较快的工艺，但在保证回流处理后的离板高度方面有缺点，导致在温度和功率循环测试中的表现较差。
本文介绍的铜接线柱焊凸 （Solder Bump on Copper Stud, SBC） 法便解决了这些问题；对于那些需要倒装的组装工艺而言，这是可保障其制造性较佳的解决方案。本文并介绍采用铜接线柱焊凸 （SBC） 工艺在附着在倒装芯片上的金属基片和焊凸之间形成焊点的新方法，利用铜接线柱焊凸技术再配合晶圆级的焊锡丝印工艺在半导体上预先形成焊凸。这是替代电镀焊凸工艺一种别具成本效益的方法。
这种工艺无需在倒装过程中进行焊锡涂敷就能实现基片和硅片间的最终互连。其应用对象是那些需要控制倒装后的离板高度以实现更高可靠性能的应用，以及那些需要非常低导通电阻的应用，使产品维持较高电导率。SBC方法的另一个优点体现于引线框需要深埋或逐步下沉 （step-down） 的应用场合中，当中不能采用丝网印刷。SBC也能解决焊锡涂敷工艺的低产出率问题，进而提高设备的有效生产率，并且降低产品的整体成本。

引言
半导体封装工艺正朝向倒装芯片技术的方向发展，以减小封装尺寸并提高产品性能。这种技术背后牵涉到种种困难，需要更复杂的工艺以实现严格的控制，并保证焊凸的完整性和涂敷体积的一致性；而这对于组装工艺的质量和良率影响重大。此外，焊凸高度的变量愈来愈有限，特别是当技术所要求的器件愈来愈薄时。
为了解决焊凸工艺的这种限制，早前曾开发了钉头凸点焊接 （Stud Bump Bonding, SBB） 工艺[2][3]，采用机械力胶合的金焊凸及主要的各向同性导电胶 （ICA） 粘合材料。但这种材料在要求非常低导通电阻的应用中没有竞争优势。

铜接线柱焊凸 （SBC）
铜接线柱焊凸 （SBC） 法利用热压在硅片上的铜接线柱，接线柱上有适当的金属结合层，并采用丝印工艺在接线柱上涂敷焊锡，从而在硅片上预先形成焊凸。这个方法能替代电镀焊凸或直接在硅片上置放锡球的工艺。
铜接线柱焊凸上的焊锡印刷
SBC方法实际上包含两个主要工艺步骤。第一步是在晶圆上形成铜接线柱焊凸[4]，然后在焊凸上印刷焊锡。形成铜接线柱焊凸[5]和印刷焊锡都是在晶圆上完成。印好焊锡的晶圆将经过回流炉中进行回流焊处理，预先形成焊凸 （见图1）。由于表面张力作用，焊凸将形成焊球。基本上，这个工艺属于焊凸晶圆预备过程，现在已可在晶圆制造设施中完成。

图1. 第一步：在具有热压铜接线柱的晶圆上使用网板印刷焊锡。

采用SBC方法后，在封装时就可利用传统的打线技术和丝网印刷工艺在晶圆上实现焊凸工艺。

倒装工艺中的焊点形成方法
第二个主要步骤是倒装已形成预置焊凸的晶圆。接着对晶圆进行切片处理。倒装晶圆有3种方法可选：（1） 在引线框基片上点助焊剂；（2） 在助焊剂槽中浸渍预置焊凸的芯片，使焊凸润湿；（3） 高温倒装附着。前两种工艺可在室温下完成，并通过回流处理使接线柱上的焊锡熔化，最终在引线框和预置铜接线柱焊凸的芯片间形成焊点 （见图2）。在第三种工艺中，芯片的倒装附着要在高温下进行，使焊锡重新熔化。在此过程中需要加入成型气流，以排除氧化物及促使焊凸熔化，并免除了助焊剂的使用。

图2. 第二步：在芯片倒装过程中形成焊点。

结果与讨论
本实验制备了预置铜接线柱[5]焊凸的晶圆。预置铜接线柱焊凸在高度和直径上的差异是制备模板掩模的必要信息。本实验仔细研究了晶圆中的裸片布局，确定裸片内焊凸间距及裸片间的焊凸间距是否满足模板掩模的设计要求。在芯片上通过铜接线柱焊凸贴装能否取得晶圆尺度的精度也是设计模板掩模的一个重要因素。

铜接线柱上的预置焊凸
制备好预置铜接线柱[5]的晶圆，用于焊凸处理。铜接线柱必须无氧化层，以确保整个铜接线柱表面上的焊锡具有良好的浸润和覆盖效果。利用与接线柱的焊盘开孔相配的网板，将焊锡印刷在接线柱顶端。精确控制印刷在每个接线柱上的焊锡量对回流焊处理后的焊凸高度差异非常关键。焊凸是通过回流焊处理时的表面张力而形成。由于只有铜接线柱是可焊区域，印刷上的轻微偏离会因自对准效应回位。最终的焊凸位置取决于接线柱的位置精度 （见图3）。

图3.（左图）预置铜接线柱的晶圆照片和采用机械力胶合的铜接线柱的特写,（右图）印刷了焊锡的预形成焊凸照片和单个焊凸特写。

本实验对焊凸进行了剖面分析，以确定焊锡在铜接线柱上的粘合情况 （见图4）。

图4. 印刷焊锡经回流处理后的铜接线柱的横截面。

实验结果表明焊锡涂敷层厚度达40-50μm。回流处理后的最终焊凸高度为155-185μm，完全符合要求。对焊凸进行截面分析以及观察铜接线柱与焊锡的交接处，没有发现孔隙、脱层或其他异常。焊凸的X射线照片上也未发现有孔隙。但我们注意到并非所有焊凸的铜接线柱顶端都100% 覆盖了焊锡。这对于进行底部填充的应用或焊凸不会暴露在外的封装来说并没有负面影响。印刷工艺的进一步优化将可解决所暴露铜的问题。见表1组装特性一览表。

表1. 组装特性一览表

在倒装过程中形成焊点
进行倒装时，在助焊剂槽中浸渍预置焊凸的芯片使焊凸润湿，然后将芯片定位到基片上，并根据铜接线柱上印刷的钎焊材料（本实验采用88Pb10Sn2Ag钎焊）酌情进行回流焊处理。在回流处理过程中，焊锡在高温下重新熔化并在基片和芯片间形成焊点（见图5）。焊凸会起支座作用，以维持基片和芯片间的间隔[4]。半导体与基片平面做到了面平行，因为焊凸的高度差异可控制在±5μm内。这一点对于具有严格面平行要求的应用非常重要。

图5. 上图为芯片倒装后的横截面；下图为铜接线柱与引线框连接的特写。

焊点的连接非常好，并且在所有焊凸上一致。焊锡的均匀性十分显著，没有发现焊锡与接线柱间的脱层和焊锡裂缝之类的异常。由于无需担心焊凸的坍塌或完全熔化，因此可在很宽的温度范围内优化回流温度曲线。后面的结果对于需要严格控制离板高度的应用非常必要，也非常关键。
图6描述了倒装工艺中采用SBC方法的整个过程，并简要说明了所涉及的主要工艺。

图6. 倒装工艺中采用SBC方法形成焊点的步骤。

利用FLMP （带引脚的模塑封装倒装芯片） 作为载体对SBC工艺进行的参数测试表明，与使用“无坍塌”倒装工艺的电镀焊凸相比，其结果不相伯仲。当中的差别在于VSD参数上：预置的焊锡分布较窄，表现也较佳。

焊点可靠性
为了确定焊点的可靠性，本实验对用 SBC方法制备的样品进行了不同应力测试，包括功率循环测试、温度循环测试、加速老化应力测试及高压蒸汽测试。
所有测试均未在中途出现失效。见表2给出的测试情况一览表。对经过5000次功率循环的样品和500次温度循环的样品进行了横截面分析；并未观察到焊凸连接异常。

表2. 可靠性测试一览表

经济效益
SBC焊凸的制造成本比电镀焊凸低30% （包括裸片成本在内）。这可以节省与焊锡涂敷良率相关的废品损失的可观成本；其它节省还包括可省掉焊锡涂敷工具，这些工具的费用相当昂贵，而且不甚耐用。因此，整个产品成本将随制造良率的提高及其它成本的降低而下降。但这种新的焊凸制备方法需要对晶圆级印刷设备进行初始投资。

结论
铜接线柱焊凸 （SBC） 方法是电镀焊凸以外的良好工艺，兼具高度成本效益，可为需要控制离板间距或硅片与基片间间隔的应用带来优势。由于回流温度范围变宽，有利于达到焊锡的正确液线温度，保证了焊锡的整体均匀性，因此大大地提高了焊点的质量。实验表明，焊点的可靠性别具优势，甚至优于“无坍塌”的电镀焊凸技术。而且，与焊锡涂敷和回流相关的制造性问题也得以大大减少，如果不是完全消除的话。采用SBC方法也可实现对无铅封装的转换。
不过，SBC方法也存在其局限性。该工艺目前还不适用于密距产品，而且在制备模板掩模方面还存在困难，但可通过新的模板掩模技术 （如电铸和激光切割技术） 来解决，而焊球的丝网印刷和焊锡喷射或许也有助于克服这些难题。

建议
对精密间距器件需要进一步研究，以确定那种方法最好。此外，还应针对150μm以下应用进行开发。

锡的“另一个”问题：锡相变

大多数封装技术人员都知道锡相变这“另一个”问题，在实验中，锡冷却至13℃时会发生相变，但是这个问题从来就没有得到足够的重视。据报道，相变的结果可以使原有的锌碎裂为暗的、粉状的材料。这个相变不是迅速的、自发地产生，而是可能要经历数年后才开始。半导体业界已经开始对此问题提出疑问，一些锡处理专家已经报道了在纯锡镀层中产生的锡相变，所以还有许多东西需要研究。
通常，白锡（ β相） 在冷却至13℃以下时会发生结晶相的相变（多型态相变或者同素异型相变），变成易碎的、α相的灰锡。如果Sn中有某些杂质存在，比如Al或Zn，会增强这种相变发生的趋势。更低的温度也会加速这种变化。在-30℃ 和 -40℃之间相变速率会达到最大值。也有报道称掺入一定量（可能只有0.1至0.5mass％）的合适材料，如Sb和Bi，可以抑制这个相变，或者会把相变开始的温度降至很低，使其已无关紧要，或者在此温度下本身就不能形成相变中所要求的原子重排。另一个产生易碎相的相变发生在161℃，但是电子组装中典型的快速冷却速率能避免这一相变的发生，使锡凝固时形成的是延展性的β相 （见表）。



从β相到α相的相变锡的摩尔体积会增加26%，这会使Sn碎裂。如果α锡保留了β锡的延展性，这种体积膨胀可能不会成为一个问题，但是α锡和其相邻的周期表IV族元素（C、Si、Ge、Sn、Pb）一样易碎。α锡的其它特性与其姐妹元素Ge和Si相类似：在相变时，金属的β锡相变为半导体的α锡，α相锡的晶体结构和硅一样是金刚石立方结构。相变时的膨胀使易碎的α相晶格产生很高的应力，使锡碎裂为暗的粉末。白锡是一种独特的材料，它的原子排列和一般金属材料不同，它是高度有序的锡四面体，具有方向性的键合，这是非金属共价键的特征。
锡棒在弯曲的时候会发出尖锐声音，这是由于在方向性键合的晶体结构产生应变所至。大多数被考虑用于电子市场的无铅焊料含有超过90mass％的锡，因为Ag和Cu在固态Sn中的溶解度低，锡－铜和锡－银－铜焊料几乎都是纯锡的基体相。2001年，英国Open大学Plumbridge报道了Sn-0.5Cu焊棒在-18℃下放2年后还会产生锡相变。在NEPCON 2004上，Plumbridge和Rist报道了在同样条件下Sn-3.8Ag-0.7Cu圆柱体焊料中也会发生锡相变，虽然相变的严重程度有所降低。
锡相变是否会在无铅电子产品中发生还需要证明。直到大约70年代中期，基于框架的电子元件通常还是采用Sn的电镀或浸镀，那时绝大多数锡的电镀液是添加铅来防止锡晶须的产生。
现在，在网络上大范围地搜寻文献也找不到有关锡相变造成电子器件失效的报道，虽然已意识到目前的电子产品即使采用电镀Sn的元件也很少或几乎没有采用无铅焊料来组装。因为Sn层的组分、薄的Sn层、基体框架的基底效应、Sn的表面形态、Sn应力态、Sn的高纯度等因素可能都很重要，这些因素有可能产生与上述报道的大块体材料的结果不同的影响，也可能它们对测试棒这种体材料根本就不会产生影响。在大棒中的锡的β到α的相变可能会受到体金属中本身含有的低浓度的杂质、铸造时的残留应力、表面沾污、压模形成的表面形貌、冷却速率梯度等因素的影响吗？
现在还没有迹象表明锡相变是一个很明显的问题。我相信业界不能因此而自满，应该通过开放的业界联盟的共同努力来解决这个问题，至少在马里兰大学（CALCE）有一项重要的研究正在进行中，今年将会有结果。

柔性电路板上倒装芯片组装

    由思想来控制机器的能力是人们长久以来的梦想；尤其是为了瘫痪的那些人。近年来，工艺的进步加速了人脑机器界面（ BMI ）的进展。针对生物医学的应用，杜克大学的研究者已经成功地利用神经探针开发出讯号处理的ASIC，以及无线传输动力与信息的电子电路系统。再下一步，就是开发组件的封装技术。 然而，这些组件将如何相互联接呢？
    尺寸和可靠性对生物医学用的植入物而言，是最重要的两个要素。 微电子业的两个封装技术（倒装芯片接合和柔性载板）正好适用于这个应用。倒装芯片接合技术已经发展30多年了。此一技术的优点是体积小、接线密度高，而且因为引脚短而电性得以改善4。倒装芯片接合技术的另一个优势，是能够将多个不同尺寸的芯片封装在同一片载板上，构成多芯片模块。这种封装方式能免除又大又不可靠的连接器。
此外，由聚亚酰胺（polyimide）做成的柔性载板能够弯曲和折迭，可以充分利用空间做成体积小的组件。但因为聚亚酰胺材料仅适用于低温接合技术（制程温度低于摄氏200度），所以必须使用热硬化黏胶，而非焊锡来提供机械性和电性的联结。在这个研究中，我们使用低成本的柱形金凸块技术，而非其它类似应用中所采用的锡铅凸块技术。
    为了发展适用于生物医学应用的制程，我们设计并以聚亚酰胺为基材制造测试芯片。这些测试芯片在打上柱形金凸块后，被用来验证制程。我们分别测试了导电和绝缘的热硬化黏胶，并在做过温度循环测试后，测量接触电阻以评量产品的可靠性。

    接合技术
    我们希望能够使用柱形金凸块技术和热硬化黏胶，发展一个可靠的制程，将切割后的芯片接合在柔性载板上。在这个研究中，我们测试了两个接合的方法；第一个方法使用绝缘的热硬化黏胶、第二个方法使用导电黏胶和绝缘的底部填充胶。
    图1是柔性载板的一部分，上面的测试组件是设计来评估这两种接合的方法。 每一个测试组件都由测试电路载板和仿真芯片（dummychip）所组成。 图2中的仿真芯片展示一个交错的相互联结测试结构（daisychain）， 此一结构适用于断路与短路的测试。管脚阵列封装的载板也被设计在同一片聚亚酰胺载板上，以便于未来用于测试神经讯号放大器芯片。
    仿真芯片的制备：为了使软性的仿真芯片能像硅芯片一样硬，我们得在这个软性的仿真芯片背部加上一个加强性构件。可是由载板制造商提供的加强性构件太软了，所以我们用一小块1毫米厚的显微镜用的载玻片取代制造商所提供的加强性构件。
柱形金凸块：测试中所使用的仿真芯片和芯片的柱形金凸块都是用手动金球焊线机（Kulicke & Soffa抯 4524AD）做出来的。机台的设定参数参照表1。
    绝缘的热硬化黏胶接合：在绝缘的热硬化黏胶接合方法中，长了柱形金凸块的芯片和载板用绝缘的热硬化黏胶接合。芯片和载板的对准和接合是用倒装芯片接合机（SUSS Microtec抯 FC150）。机台的设定参数和接合的压力/温度曲线分别参照表2和图3。
接合的步骤如下:
1.将长了柱形金凸块的芯片和载板装载到倒装芯片接合机。
2.芯片和载板由倒装芯片接合机对准。
3.将绝缘的热硬化黏胶涂布在载板上。
4.依表2与图3的条件将芯片与载板接合。
5.黏胶在接合的压力下被热硬化， 然后在释压前冷却下来。

    导电黏胶的接合技术
    在导电黏胶的接合方法中， 先将长好柱形金凸块的芯片放入银胶的薄层。 再把这个沾了银胶的芯片用绝缘的热硬化黏胶与载板接合。芯片和载板的对准和接合也是使用倒装芯片接合机。机台的设定参数和接合的压力/温度曲线分别参照表3和图4。
接合的步骤如下：
1. 将长了柱形金凸块的芯片装载到倒装芯片接合机。
2. 将载玻片放在放载板的吸盘上。
3. 将薄薄的一层导电银胶在涂布在载玻片上。 注意: 将导电银胶稀释10%以达成较好的沾胶效果。
4. 用倒装芯片接合机将导电银胶延展成30 微米厚。
5. 将长了柱形金凸块的芯片压入30 微米厚的导电银胶层。
6. 取走载玻片，然后放入载板。
7. 在载板上涂布绝缘的热硬化黏胶。
8. 将芯片与载板对准，然后透过黏胶与载板接合。
9. 黏胶在接合的压力被热硬化， 然后在释压前冷却下来。
 
    温度循环测试：温度循环测试经常被用来验证接合点的可靠度。在温度循环测试期间，每30秒就记录一次温度和仿真芯片上一对凸块间的电阻。
温度循环测试的温度变化条件设定如下:
1. 保持在摄氏85度，10 分钟。
2. 以最快的速度降温到摄氏零下10度 。
3. 保持在摄氏零下10度，10 分钟。
4. 以最快的速度升温到摄氏85度。
5. 重复这个温度变化周期 。

    结果
    将仿真芯片从聚亚酰胺基材上切割下来，黏合载玻片以加强软性仿真芯片的结构强度，打上柱形金凸块，然后以前述的两种方法（绝缘的热硬化黏胶接合技术、导电的热硬化黏胶接合技术）将仿真芯片与柔性载板接合起来。图5是一个以载玻片加强结构强度的仿真芯片。由于这个做在聚亚酰胺基材上的仿真芯片是半透明的，我们能够以目检检视接合的界面。柱形金凸块看起来是很平均的被压缩，这表示平面度控制得很好。对准的精确度控制在 3 微米之内。可以看到在黏胶层之内有一些空气气泡，但是，这些空气气泡看来并不会影响效能。
    将这两种样品拿去做温度循环测试。 这两种样品在温度循环测试后的电阻变化参照图6所示。
经过40个小时的测试后，两个样品都保持良好的导通（没有观察到断路）。两个方法的平均电阻都小于基准电阻（

    讨论
    使用柱形金凸块和黏胶的接合技术有几个优点。首先，这个方法适用于已切割的芯片。
    实际上，使用软性的仿真芯片作为测试组件，是一个发展接合技术的较廉价且实际的方法。而半透明的测试组件更是使用聚亚酰胺做为基材时所未预料到好处。 由于测试组件是半透明的，我们可以轻易的使用光学微镜来检查接合的质量。
    使用绝缘的热硬化黏胶接合技术，制程步骤较为简单，并且不需要清洗步骤与额外的底部填充胶。
在导电黏胶的接合方法中有几个步骤需要非常小心的控制，尤其是涂布银胶与沾胶。此外，为了机械强度的考虑，需要增加涂底部填充胶的步骤。这两个方法的共通缺点就是黏胶固化时间（10分钟）太长；就研究而言，这是可接受的。然而，就量产而言，一种固化时间更短的黏胶是有必要的。
    我们相信黏胶和底部填充胶被固化时，能将芯片和载板拉紧，因而强化了接合的质量。
在温度循环测试中， 绝缘的热硬化黏胶接合技术的平均电阻，符合我们的预期；这个结果也和其它单位的结果相当。
    使用绝缘的热硬化黏胶接合技术，在柔性载板做倒装芯片接合所制备的组件与商业化生产的陶瓷管脚阵列封装组件，在电性上的表现是一致的。 此外， 此一技术还有体积小与能适用于不同形状的优势 。
    为了以倒装芯片封装将神经讯号放大器的ASICS芯片接合上柔性载板，我们开发并评估了两种接合方法，并用制造于聚亚酰胺基材上的仿真芯片做制程的开发与测试。基于制程简单与可靠性佳的考虑，我们选用绝缘的热硬化黏胶接合技术与柱形金凸块技术。我们也用这个方法将神经讯号放大器的ASICS芯片接合上管脚阵列封装载板。第一个试做就产出了一个 100% 功能良好的产品。
    作者：SUSS MicroTec资深应用工程师，Daniel N. Pascual，和 Steve Callender，Duke大学生物医学工程系研发工程师

图1. 多个测试组件被整合在聚亚酰胺载板上


图2. 在仿真芯片上的交错的相互联结测试结构和柱形金凸块


图3. 绝缘的热硬化黏胶接合的压力/温度曲线


图4. 导电的热硬化黏胶接合的压力/温度曲线


图5. 使用绝缘的热硬化黏胶，将使用载玻片加强结构强度的透明的仿真芯片，接合到柔性载板上


图6. 温度循环测试对柱形金凸块接触电阻的影响


图7. 神经讯号放大器ASIC 芯片接合在柔性阵列封装载板上

在线的超声筛选和分析

    随着倒装芯片封装组件的技术发展，使许多要求大量连接点的高性能的组件能够应用这种紧凑而高效的设计。通常这类具高性能的终端产品都有很高的价格，同时也要求具有超强的长期可靠性。
    倒装芯片封装组件的一个缺点是难以检测出造成器件在长期使用过程中失效的机械缺陷。而断路和短路的问题在功能及其他电路测试就可以检测出。
可即使是很严酷的电路测试也不能测出可能导致将来断路和短路的机械缺陷。倒装芯片封装组件的机械缺陷可能涉及到填充料，填充料与芯片表面，基板和焊锡球间的界面等部位。基板本身可能就是电路板，高性能系统器件可能需要一个中介层来分配大量的输出输入电流到电路板的垫片上。
    机械缺陷有很多种，最常见的两种孔隙（内陷气泡）会出现在固化的填充料内和在焊锡球与芯片表面或基板的键合面上。这些和其他机械缺陷会让产品工程师们担心，因为这些作用缓慢的机械缺陷可能会导致无法预料的电路断路和短路。例如，在正常系统运行温度下，与焊锡球相邻的孔隙会让焊锡球蠕变而蔓延到孔隙内。蠕变会造成焊锡球的开裂或坍塌，最终导致高性能系统的失效。
    因为这些机械缺陷可以用高频或超高频的超声通过声学显微的形式显像出来，多年来，倒装芯片封装组件都是在实验室的条件进行超声显微成像的。但是，电子行业的发展提出了新的要求，也就是在无人干涉的条件下在生产在线而不是在实验室里对高性能倒装芯片封装组件进行超声成像。由于检测的关键是超声系统通过传送装置那把其余的生产线连接起来，这就要求很高的吞吐量而且能够使微细的特征成像。

    超声显微成像的基本原理
    在任何脉冲回波超声显微成像系统上，包括先进的用于生产线的系统，都有一扫瞄超声换能器发射超声脉冲到倒装芯片封装组件这样的样品内，并记录从样品内部反射回来的回声信号。
    当超声传播进入样品后，超声的一部分会在两种材料的界面作为回声信号反射回来。当超声在芯片均质硅材料或无缺陷的固化填充料传播时，就没有回声信号的反射。超声在特定界面反射率的大小取决于声波所经过材料的密度和传声速度。因此，两材料界面的反射率计算公式是这样的：

    其中，R是反射率，Z1和Z2是两种材料的声阻（声阻等于密度和声速的乘积）。
    在完好的键合界面上，超声部分被反射而部分会传播到样品的深层，传播到的深层的超声也会进一步发生反射。
    一些界面是由于含空气或其他气体未能键合的结合面，像分层、孔隙，或裂缝这样的缺陷而形成的。气体界面使超声的反射急剧改变。气体的密度和传声速度都很低。事实上超声波遇到气体就会完全被反射。这种反射率急剧变化使内部机械缺陷成为理想的超声探测和成像对象。实际上反射信号通常在时间段设置门阀来使一特定深度的特征超声成像。对倒装芯片封装组件来说，一般都是让填充料的上下两个界面成像（图1）。

    倒装芯片封装生产在线的应用
    设计能满足倒装芯片封装组件生产商要求的自动化超声系统就意味着扫瞄换能器的扫瞄及采集超声数据的速度要高于过去所能达到的要求，而且在高速的同时，换能器还具有使微细特征成像的空间高分辨率。最近开发的系列 230 兆赫换能器就能达到高分辨率的要求，经过机械上的改进并具专利的扫描速度比常规实验室用的超声系统高出一倍半，而并未减少超声数据的采集。
    这些先进的超声系统现在已经生产在线使用，扫瞄结果在本文示出。超声系统帮助产品工程师们解决每天保持产品高可靠性的问题。例如，倒装芯片封装组件的一个焊锡球的宽度只有60微米。而与焊锡球相邻的一个只有20微米宽的孔隙足以让焊锡球蠕变而蔓延到孔内。产品工程师们的工作就是找出倒装片器件内部影响可靠性的孔隙和其他缺陷，把含有这些缺陷的组件检出，并实施改进生产过程的措施。
    超声图像在超声系统上的产生、存盘，及显示都是自动的。工程师们可腾出手来做别的事。由于图像的分辨率非常高，工程师们能很快地把缺陷的细节放大来观察。失效分析能在生产的环境马上展开。这种失效分析的速度能及时找出并纠正快生产过程的变异。

    成像及图像分析的例子
在自动化生产检测时，倒装芯片封装组件被装在联合电子工业协会（JEDEC）标准托盘中。每一托盘作为一个单元体被扫瞄，也就是一次扫瞄整个托盘，而不是一次扫一个样品。整个托盘的超声图像显示所有的样品，图像的分辨率很高，经放大后工程师们能够看到任何一个样品的细节。
    图2是一个倒装芯片封装组件放大的一部分图像，图像的门阀设在芯片与填充料之间的界面。箭头所指的是填充料的 三个部位有分离。由于分离的部位会增大，随着时间会影响的邻近的焊锡球或与焊锡球的键和。
图3是倒装芯片封装组件一小部分放大倍数更高的图像。图中可看到在两个焊锡球周围更小的的孔隙，这些孔隙有可能会使焊锡球蠕变而导致电路失效。

    总结
    自动化超声显像系统现已用于倒装芯片封装和其他电子器件的生产线。在对电子器件的可靠性要求高，并需对封装内部缺陷进行快速分析的场合，自动化超声检测证明是很有用的。



图1　一个装有多枚高性能倒装芯片封装组件的标准JEDEC托盘的侧面图。高效的自动化超声显像系统能显示本文所示的小孔隙这样的缺陷。




图2　超声图像的放大图。倒装芯片封装组件的缺陷是芯片与填充料界面上的孔隙。




图3　托盘中一倒装芯片封装组件的一小部分放大倍数更高的图像。在两个焊锡球的附近可见到许多孔隙。

更多内容见

楼主,BGA抗脆性断裂的实验是我翻译的,刚发表在《半导体科技》第9期上，没想到你这么快速度就搞下来了，厉害！

7楼的兄弟真厉害啊,翻译这么长的文章一定很辛苦了,谢谢两位

谢谢楼主和0402,
0402我也是湖北的有空和我联系13918054154
xingxing1980_20@163.com

谢谢两位,辛苦了,,的确是精华