[讨论]关于OSP板子无铅波峰焊后元件上锡不良问题 [复制链接]

最近公司有做一批OSP pcb，460×350×2.4mm
两次reflow之后插件，波峰焊之后5d,电容以及其他连接器（DIMM等等）上锡高度不够。
我们具体的制程条件是：
1 . pcb 为OSP 处理方式。反面测试针点部分在 SMT 段上锡，部分在波峰焊上锡（主要是考虑一次测试通过率）;
2. 两次reflow ,之后控制在6个小时过波峰焊。

想请教的是，大家有没有OSP PCB的制程经验，借鉴给我参考？
比如：
    如何管控放置的时间？放置时间对上锡高度的影响，有没有具体的试验过？
    钢板在测试针点的开孔方式？载具的设计？
    实际过波峰焊时的参数影响？链速，焊锡时间，助焊剂的固体含量，预热温度，锡波温度等等
    PCB插件元件的孔径和零件的脚径匹配？

我们这边也是这问题,吃锡不透,还望那位同仁指点一下.

碰到同一问题.

OSP板过W/S后锡根本就爬不上来, 有一种料是脚径几乎等于孔径就只有返修.

不知过炉前点些松香会不会有帮助?

期待高手指点.

钢板在测试针点的开孔方式？
能不能测试针用尖一点的,容易接触.
我也碰到OSP板子BGA处不上锡,假焊特别多,好象这个OSP不能破坏它,本身不能太厚,这个厚度特难控制.我们又没有办法测出来.郁闷

我们工厂也遇到了同样的问题,相当郁闷,湍流波峰(乱波)都快从没做孔化的空里冒到板面上来了,但就是不上锡,个人怀疑是不是在经过REFLOW的时候OSP层被破坏了,所以产生拒锡的情况.

好像OSP基板好多都是这种的，我们公司也是这样，上锡不良率达到40%，厂家都去过N次了，不知道什么原因，期待高手出面解疑阿

我们也是但是最近好一点了可以换一种锡膏试一下有可能是锡膏与OSP不匹配，也可以把温度加高大有改善。

我们之前也有这个问题,今天搞出个方案供大家参考,虽不能全部解决也个改善个80%左右.有条件的在LOADING前先将PCBA喷过一次FLUX再LOADING过炉,无条件的可找个喷壶在LOADING前用人工喷,注意必须在LOADING前喷到孔内.

同样的问题也发生在我们公司，但我现在采用的是使用活性稍微强一点的助焊剂，现在有所改善，但还是不能达到我们的目标，现只好要求PCB厂家改进。

两次reflow之后插件，波峰焊之后5d,电容以及其他连接器（DIMM等等）上锡高度不够。
(非大铜箔位置75％，大铜箔50％以上)
---------------原因一般有以下2种：
1.铜面已经局部或者全部氧化，
<原因是抗氧化药水OSP药水的问题，铜面上的OSP保护膜耐受温度不够高，在前2次高温处理后膜分子结构断裂，失去保护左右，使得铜面部分或者大部分氧化；尝试选择更好的药水，耐受温度以及次数更好的药水>
2.褪膜不彻底
<OSP膜与助焊剂不兼容导致褪膜不彻底，或者助焊剂喷嘴压强不够；尝试调高压力或者选择兼容的助焊剂>


鄙人在这里抛砖引玉了，有更多原因，还请各位高手留下笔迹，期待高手出现，呵呵~~

反面测试针点部分在 SMT 段上锡，部分在波峰焊上锡（主要是考虑一次测试通过率）;

两次reflow ,之后控制在6个小时过波峰焊。

-----------目前国内有好的OSP药水可以达到，2次回流焊后可以保存3~7天的都有。


如何管控放置的时间？放置时间对上锡高度的影响，有没有具体的试验过？
----------一般第一次焊接后，若是放置一段时间铜面上锡能力更强，时间过了就开始上锡能力下降，这个时间控制需要OSP药水供应商的技术人员或者SMT技术人员有一定的技术功底和丰富的经验。<我就可以的哈哈，别仍鸡蛋给我呀~~呵呵>


钢板在测试针点的开孔方式？载具的设计？
  实际过波峰焊时的参数影响？链速，焊锡时间，助焊剂的量，预热温度，锡波温度等等
  PCB插件元件的孔径设计和零件的脚径？

这些楼主要是有时间，我们可以互相切磋一下，我在OSP药水公司做过，在富士康做过，PCB厂做过，现在又回老本行了：做OSP研发。呵呵~~


<这里不方便介绍我公司的高科技产品，以免有广之嫌~~>
留个公司的联系QQ：168579<转服务工程部>， 这个应该不会被删帖吧，呵呵。
若是有不合适，请管理员告诉我。谢谢！~~

引用第10楼站着相爱于2006-08-25 09:09发表的“”:
其实各位大虾有没有考虑过这个问题呢,现在太多的不良率出现,是否元件和PCB的质量不到位呢.各位大虾有没有检测过?

对，说的非常有道理。
我之前少说了一个原因
要么就是铜面氧化了<OSP保护膜不过关>
要么就是膜和助焊剂不兼容，膜没褪干净

在不就是电子元件质量不过关<不过这个问题大都被忽略，或者责任被转到药水供应商或者PCB厂那里>

**还有可能是锡材料杂质含量过多<这个可以直接影响焊盘饱满度>，***这个原因可能性非常小。

感谢楼上的朋友兄弟纠正和补充，3Q！

期待高手们更多的补充的说明，共同讨论，谢谢！

各位，好久没有来了。大家都很踊跃...
偶最近就在弄这个案子，向大家讲讲我们的一些经验.
我们现在主要从一下几个方面来做改善:
  第一，PCB设计：
  1.适当的增大PCB插件元件孔径。我们的经验是 pin+14mil=孔径 没有pin+16mil=孔径上锡效果好。但是加到18mil效果没有再改善。
第二，制程参数：
  1.在保证焊接效果的情况下尽量的减少reflow 200 C以上的时间.
  2.适当的增加FLUX的喷雾量.
  3.适当的增加预热温度,保证FLUX SG在推荐的范围
  4.改进波峰焊槽口，增加锡波宽度，从而增加焊锡时间。
  5.尽可能的减少到达波峰焊的时间.
  第三，PCB制程;
  优化OSP膜厚,对于四国化成的 F2(LX),我们现在双面SMT 6层LAYOUT 1.56MM 板，膜厚＝0.28um比较合适（我们这边的经验）;对ENTEK ，小弟没有实验过，不好分析。



抛砖引玉的讲讲偶的一些小小经验.大家一起讨论吧.

又好几天没有上线了.小弟偶这边基本上已经解决上锡不够75％的问题，但是对于测试性，小弟现在还是一筹莫展.

我认为是铜面被氧化,应该适当的增加锡膏里助焊膏的活性.